PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-215703

(43)Date of publication of application: 02.08.2002

(51)Int.CI.

G06F 17/50 G06F 9/44 H01L 21/82

(21)Application number: 2001-008043

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

16.01.2001


(72)Inventor: YONEDA KEI

(54) HARDWARE/SOFTWARE COOPERATIVE DESIGN METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To achieve requested performance in the minimum hardware constitution by restricting resources used in a hardware/software cooperative design method from an algorithm descriptive language.

SOLUTION: This method includes a dividing process 102 to divide a process 101 to blocks based on for-sentences and if-sentences to extract block generating information 103, a block information extracting process 107 to conduct simulation by a process simulator 104 based on block generating information and an execution time data base to determine connection information 105 to indicate data dependence relation between the blocks and data information 106 indicating data quantity renewed in processes in each block, and a scheduling process 109 to conduct scheduling for the blocks to the processes in the order of less holding data quantity based on the connection information and the data information for determining scheduling information 108.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration].

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-215703 (P2002-215703A)

(43)公開日 平成14年8月2日(2002.8.2)

(51) Int.Cl.7		酸別記号	FI		テ	-7]-ド(参考)
G06F	17/50	654	G06F	17/50	654M	5B046
•	9/44			9/06	620A	5B076
H01L	21/82		H01L	21/82	С	5 F 0 6 4

		審査請求 未請求 請求項の数4 OL (全 12 頁)
(21)出顧番号	特願2001-8043(P2001-8043)	(71) 出顧人 000005821 松下電器産業株式会社
(22)出顧日	平成13年1月16日(2001.1.16)	大阪府門真市大字門真1006番地
		(72)発明者 米田 圭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (74)代理人 100095555 弁理士 池内 寛幸 (外5名) Fターム(参考) 58046 AA08 BA02 KA05
		58076 DD03 EC04
		5F064 BB09 DD04 HH06 HH08 HH09 HH10 HH12
	,	-


(54) 【発明の名称】 ハードウェア/ソフトウェア協調設計方法

(57)【要約】

(修正有)

アルゴリズム記述言語からのハードウェア/ ソフトウェア協調設計方法において、使用する資源のリ ソースを抑え、最小限のハードウェア構成で要求性能を 達成する。

【解決手段】 処理101をfor文やif文でブロッ クごとに細分化しプロック化情報103を抽出する細分 化工程102と、ブロック化情報及び実行時間データベ ースに基づいて処理のシミュレータ104によるシミュ レーションを行ない、プロック間のデータ依存関係を示 す接続情報105および各プロック内の処理において更 新されたデータ量を示すデータ情報106を求めるブロ ック情報抽出工程107と、接続情報およびデータ情報 に基づいて、保持するデータ量の少ない処理から順にブ ロックのスケジューリングを行ってスケジューリング情 報108を算出するスケジューリング工程109とを含 也。



【特許請求の範囲】

【請求項1】 アルゴリズム記述言語で記述された処理 に対するハードウェア/ソフトウェア協調設計方法であ って、

前記処理をブロックごとに細分化し、ブロック化情報を 抽出する細分化工程と、

前記プロック化情報に基づいて前記処理のシミュレーシ ョンを行ない、前記プロック間のデータ依存関係を示す 接続情報および各ブロック内の処理において更新された データ量を示すデータ情報を求めるブロック情報抽出工

前記接続情報および前記データ情報に基づいて、前記ブ ロックのスケジューリングを行うスケジューリング工程 とを含むことを特徴とするハードウェア/ソフトウェア 協調設計方法。

【請求項2】 前記スケジューリング工程において、

前記接続情報に基づいて、少なくとも2つの処理が並列 に実行可能な分岐処理の条件式を検出し、

前記条件式の評価結果に従い実行される全ての処理に対 して、前記データ情報を用いて、処理の実行中に保持す る必要があるデータ量を算出し、

前記データ量が少ない処理から優先的に実行することを 特徴とする請求項1記載のハードウェア/ソフトウェア 協調設計方法。

【請求項3】 各々が命令メモリを有しパイプラインス テージの処理を担当するマルチプロセッサを用いたパイ プライン処理で実行される、アルゴリズム記述言語で記 述された処理に対するハードウェア/ソフトウェア協調 設計方法であって、

前記処理をブロックごとに細分化し、ブロック化情報を 抽出する細分化工程と、

前記ブロック化情報および特定のプロセッサにおける命 令コードごとの実行時間をまとめた命令実行時間のデー タベースに基づいて、前記処理のシミュレーションを行 ない、前記プロック間のデータ依存関係を示す接続情 報、各プロック内の処理において更新されたデータ量を 示すデータ情報、および各ブロック内の処理に要する時 間である処理実行時間を求めるプロック情報抽出工程 と、

前記接続情報、前記データ情報、前記処理実行時間、お よび前記パイプライン処理のパイプラインピッチに基づ いて、前記プロックのスケジューリングを行うスケジュ ーリング工程とを含み、

前記パイプラインピッチに過不足なく収まるプロックか ら優先的に処理を実行し、かつ必要に応じて処理結果を 保持するデータ量の少ない処理から優先的に処理を実行 することを特徴とするハードウェア/ソフトウェア協調 設計方法。

【請求項4】 各々が命令メモリを有しパイプラインス テージの処理を担当するマルチプロセッサを用いたパイ プライン処理で実行される、アルゴリズム記述言語で記 述された処理に対するハードウェア/ソフトウェア協調 設計方法であって、

前記処理をブロックごとに細分化し、ブロッグ化情報を 抽出する細分化工程と、

前記ブロック化情報および特定のプロセッサにおける命 令コードごとの実行時間をまとめた命令実行時間のデー タベースに基づいて、前記処理のシミュレーションを行 ない、前記ブロック間のデータ依存関係を示す接続情 報、各ブロック内の処理において更新されたデータ量を 10 示すデータ情報、および各プロック内の処理に要する時 間である処理実行時間を求めるブロック情報抽出工程

前記処理実行時間および前記パイプライン処理のパイプ ラインピッチに基づいて、ハードウェアで実現するブロー ックを抽出し、ハードウェア化情報を算出するハードウ ェア化工程と、

前記接続情報、前記データ情報、前記処理実行時間、お よび前記ハードウェア化情報に基づいて、前記プロック のスケジューリングを行うスケジューリング工程とを含 20

ハードウェア化が必要なプロックについてはハードウェ ア化を実現しながら、前記パイプラインピッチに過不足 なく収まるブロックから優先的に処理を実行し、かつ必 要に応じて処理結果を保持するデータ量の少ない処理か ら優先的に処理を実行することを特徴とするハードウェ ア/ソフトウェア協調設計方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、処理のスケジュー リングやハードウェア/ソフトウェアの割り当てに関す るハードウェア/ソフトウェア協調設計方法に関する。

[0002]

【従来の技術】C/C++などのアルゴリズム記述言語 で記述されたシステム全体の処理に対し、ASIC等に ハードウェア化する部分、CPUで実行させるソフトウ ェア部分などとシステム全体の処理をハードウェア/ソ フトウェアに割り当てる必要がある。いわゆるハードウ ェア/ソフトウェア協調設計である。ハードウェア/ソ 40 フトウェア協調設計では、システム全体の処理を適当な プロックでプロック化しスケジューリングしたものに対 し、ハードウェア/ソフトウェアの割り当てを行う。そ の際に、従来ではハードウェア/ソフトウェア協調設計 を行う明確な指針/方法がないため、既存の設計データ の流用や設計者の経験や勘に頼るところが大きい。

[0003]

50

【発明が解決しようとする課題】まず、従来のハードウ ェア/ソフトウェア協調設計において既存の設計データ を流用した場合、初期の設計コストは減少するが、既存 の設計データの仕様制限などを受けるため、システム全

体の性能や面積等を考慮した最適なハードウェア/ソフトウェア協調設計を行うことは困難である。そのため、設計段階が進むにつれ新規システムに対する要求性能を満足させることができずに、ハードウェア/ソフトウェア協調設計のやり直しが発生する場合があり、設計コストや設計期間が増大する可能性がある。特に、既存の設計データがハードウェアである場合、そのプロックについては性能、面積、消費電力などが固定値であり、仕様変更などに対して柔軟な対応がとれない。

3

【0004】また、設計者の経験や勘では、従来までの方法の繰り返しになる場合が多く、システムごとの最適なハードウェア/ソフトウェア協調設計が行われず、性能、面積などの向上が思い通りに図れないことになる。

【0005】つまり、ハードウェア/ソフトウェア協調 設計の明確な指針/方法が無いため、設計プロセスの発 展に反して既存データ/設計方法を流用することにな り、最適なハードウェア/ソフトウェア協調設計が行わ れていないというのが実情である。

【0006】本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、対象とする処理を主にソフトウェアで行なうシステム処理に対して、使用する資源を抑えることが可能なハードウェア/ソフトウェア協調設計方法を提供することにある。

【0007】また、本発明の他の目的は、マルチプロセッサを用いたパイプライン処理によるシステム処理に対して、必要に応じてハードウェアに処理を割り当てながら、使用する資源を抑えかつ要求性能を満たすことが可能なハードウェア/ソフトウェア協調設計方法を提供することにある。

[0008]

【課題を解決するための手段】前記の目的を達成するため、本発明に係る第1のハードウェア/ソフトウェア協調設計方法は、アルゴリズム記述言語で記述された処理に対するハードウェア/ソフトウェア協調設計方法であって、処理をブロックごとに細分化し、ブロック化情報を抽出する細分化工程と、ブロック化情報に基づいて前記処理のシミュレーションを行ない、ブロック間のデータ依存関係を示す接続情報および各ブロック問のデータ依存関係を示す接続情報および各ブロック内の処理において更新されたデータ量を示すデータ情報を求めるブロック情報抽出工程と、接続情報およびデータ情報に基づいて、ブロックのスケジューリングを行うスケジューリング工程とを含むことを特徴とする。

【0009】この場合、スケジューリング工程において、接続情報に基づいて、少なくとも2つの処理が並列に実行可能な分岐処理の条件式を検出し、条件式の評価結果に従い実行される全ての処理に対して、データ情報を用いて、処理の実行中に保持する必要があるデータ量を算出し、データ量が少ない処理から優先的に実行することが好ましい。

【0010】この第1のハードウェア/ソフトウェア協

調設計方法によれば、細分化しブロック化した処理に対し、各ブロックで更新されたデータ量を評価しながちスケジューリングを行うことで、記憶装置のリソースを抑えることができる。

【0011】前記の目的を達成するため、本発明に係る 第2のハードウェア/ソフトウェア協調設計方法は、各 々が命令メモリを有しパイプラインステージの処理を担 当するマルチプロセッサを用いたパイプライン処理で実 行される、アルゴリズム記述言語で記述された処理に対 10 するハードウェア/ソフトウェア協調設計方法であっ て、処理をブロックごとに細分化し、ブロック化情報を 抽出する細分化工程と、ブロック化情報および特定のプ ロセッサにおける命令コードごとの実行時間をまとめた 命令実行時間のデータベースに基づいて、前記処理のシ ミュレーションを行ない、ブロック間のデータ依存関係 を示す接続情報、各ブロック内の処理において更新され たデータ量を示すデータ情報、および各ブロック内の処 理に要する時間である処理実行時間を求めるプロック情 報抽出工程と、接続情報、データ情報、処理実行時間、 20 およびパイプライン処理のパイプラインピッチに基づい て、ブロックのスケジューリングを行うスケジューリン グ工程とを含み、パイプラインピッチに過不足なく収ま るブロックから優先的に処理を実行し、かつ必要に応じ て処理結果を保持するデータ量の少ない処理から優先的 に処理を実行することを特徴とする。

【0012】この第2のハードウェア/ソフトウェア協調設計方法によれば、マルチプロセッサのパイプライン処理でシステムのスケジューリングを行う際に、細分化した各プロックの処理に要する実行時間を算出し、パイプラインピッチに過不足なくブロックをスケジューリングすることで、各パイプラインステージにおけるプロセッサの遊びの時間を少なくすることができる。

【0013】前記の目的を達成するため、本発明に係る

第3のハードウェア/ソフトウェア協調設計方法は、各一 々が命令メモリを有しパイプラインステージの処理を担 当するマルチプロセッサを用いたパイプライン処理で実 行される、アルゴリズム記述言語で記述された処理に対 するハードウェア/ソフトウェア協調設計方法であっ て、処理をブロックごとに細分化し、ブロック化情報を 抽出する細分化工程と、ブロック化情報および特定のプ ロセッサにおける命令コードごとの実行時間をまとめた 命令実行時間のデータベースに基づいて、前記処理のシ ミュレーションを行ない、ブロック間のデータ依存関係 を示す接続情報、各ブロック内の処理において更新され たデータ量を示すデータ情報、および各プロック内の処 理に要する時間である処理実行時間を求めるブロック情 報抽出工程と、処理実行時間およびパイプライン処理の パイプラインピッチに基づいて、ハードウェアで実現す るブロックを抽出し、ハードウェア化情報を算出するハ 50 ードウェア化工程と、接続情報、データ情報、処理実行

時間、およびハードウェア化情報に基づいて、プロック のスケジューリングを行うスケジューリング工程とを含 み、ハードウェア化が必要なプロックについてはハード ウェア化を実現しながら、パイプラインピッチに過不足 なく収まるブロックから優先的に処理を実行し、かつ必 要に応じて処理結果を保持するデータ量の少ない処理か ら優先的に処理を実行することを特徴とする。

【0014】この第3のハードウェア/ソフトウェア協 調設計方法によれば、ハードウェア化が必要なブロック を抽出し、ハードウェア化を実現しながらスケジューリ ングを行うことで、対象となるシステムに対して、最小 限のハードウェア構成で要求性能を満たすことができ る。

[0015]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照して説明する。

【0016】 (第1の実施の形態) 図1は、本発明の第 1の実施の形態によるアルゴリズム記述言語からのハー ドウェア/ソフトウェア協調設計方法の構成を模式的に 示す図である。図1において、ハードウェア/ソフトウ ェア協調設計方法は、アルゴリズム記述言語で記述され た処理101と、処理を細分化しブロック化する細分化 工程102と、細分化工程102より得られる処理のブ ロック化情報103と、ブロック化情報103をもとに シミュレータ104による処理101のシミュレーショ ンを行い、ブロック間の接続情報105とブロックで更 新されるデータ量を示すデータ情報106を抽出するブ ロック情報抽出工程107と、接続情報105およびデ ータ情報106に基づいて、プロックレベルでのスケジ ューリングを行い、スケジューリング情報108を算出 するスケジューリング工程109から構成される。

【0017】図2は、本実施形態においてスケジューリ ング対象となっているアルゴリズム記述言語(C言語) で記述された処理101の一例を示す図である。

【0018】図3および図4は、図2の処理を細分化工 程102より細分化した時のプロック化情報103を表 す図である。

【0019】図5は、ブロック情報抽出工程107から 得られる図2の処理の接続情報105を表す図である。

【0020】図6は、ブロック情報抽出工程107から 得られる図2の処理のデータ情報106を表す図であ る。

【0021】図7は、図5の接続情報と図6のデータ情 報を統合して表した図である。

【0022】図8および図9は、分岐処理の実行順序を 変えた場合における各プロックの処理結果を保持するの に最低限必要な記憶装置の容量を表わした図である。

【0023】図10は、スケジューリング工程109か ら算出されるスケジューリング情報108を表す図であ る。

【0024】次に、本実施の形態によるハードウェア/ ソフトウェア協調設計方法について、図1から図10を 用いて具体的に説明する。

6

【0025】図2で示す処理は、main関数の14行 目において、サブモジュールであるfunction関 数を呼んでいる算術演算の処理を表す。この処理に対し てスケジューリングを行うには、まず処理のプロック化 が必要である。細分化工程102では、構文解析を行っ てfor文やif文で示される分岐処理の記述とその他 10 の代入文で細分化を行う。つまり図2の処理において、 for文、if文、else文などの分岐処理の条件式 毎に細分化を行う。

【0026】図2のmain関数およびfunctio n 関数の細分化結果であるブロック化情報103をそれ ぞれ図3および図4に示す。図3では、7行目のfor 文、8行目のif文、11行目のelse文で、細分化 を行われ、さらに11行目のelse文の処理が終了す る13行目、7行目のfor文の処理が終了する15行 目で細分化が行われている。図4についても同様に、f unction関数について細分化を行っている。な お、図3および図4では、以降の説明のために細分化し たブロック毎にA1、A2、…およびB1、B2、…と ブロック番号を付加している。

【0027】次に、図2で示す処理101と、図3およ び図4で示すブロック化情報103とを、ブロック情報 抽出工程107に入力し、接続情報105およびデータ 情報106を抽出する。以下にその工程を説明する。

【0028】図5は、図4のブロック化情報103を用 いてブロック情報抽出工程107より得られた各ブロッ 30 クごとのデータ依存関係である接続情報105を示す。 図5では、function関数の処理を逐次的に処理 した場合の実行順に矢印(斜線)を記載している。この 図において、プロックB2の処理結果である"z1

[0] ~ z 1 [15]"のデータはブロック B 4 で使用 されるため、処理の接続情報としてブロックB2からブ ロックB4へ矢印(実線)が記載されている。以下同様 に、ブロックB3からブロックB5へはデータ"c" が、プロックB4からプロックB6へはデータ"d" が、ブロックB5からブロックB6へはデータ"z2 [O] ~ z 2 [15]"が処理結果として受け渡されて いる。

【0029】次に、図6は、図4のブロック化情報10 3を用いてブロック情報抽出工程107より得られる各 ブロックで更新されたデータ量であるデータ情報106 を示す。例えば、図6において、ブロックB1で更新さ れるデータ量は "c"、"d"、"e"であり、データ 量は3となる。以下同様に更新されるデータ量は、プロ ックB2では"z1[0]"~"z1[15]"で1 6、ブロックB3では"c"で1、ブロックB4では

"d"で1、ブロックB5では"z2[0]"~"z2

[15]"で16、ブロックB6では"e"で1となる。ここでデータ量の換算方法は整数1個を1としているが、処理によって換算方法は自由に設定できることはいうまでもない。

【0030】図5の接続情報105から、ブロックB2で確定したデータ"z1[0]"~"z1[15]"の値がブロックB4で読み出され、ブロックB3で確定したデータ"c"がブロックB5で読み出されていることがわかる。さらに、ブロックB2とブロックB3の間にはデータの確定/読み出しの関係がないことがわかるため、ブロックB2、B4の処理とブロックB3、B5の処理が互いに並列処理可能であることがわかる。のまり、ブロックB1の後にブロックB2とブロックB3はどちらの処理を先に行っても問題ない。さらに、ブロックB4とブロックB5の処理を完に行っても問題ない。ブロックB4にブロックB4にブロックB6は、図5よりブロックB4とブロックB5の処理諸果を読み出しているため、ブロックB6は処理が開始できない。

【0031】以上のブロック間のデータ依存関係に、図6のデータ情報106を加えたものを図7に示す。図7において、ブロックB2、B4の処理とブロックB3、B5の処理が並列処理可能であり、ブロックB6はこの2つの並列処理の結果を読み出して処理していることがわかる。さらに、図7には、ブロック間のデータ情報も付記して示しており、例えばブロックB2で確定されたデータ "z1[0]" ~ "z1[15]" のデータ量16がブロックB4で読み出されていることがわかる。

【0032】以下では、図2の関数functionを例に、スケジューリング工程109について説明する。 【0033】関数functionの処理を1つのプロセッサで処理する場合、図7から分かるように、ブロックB1の次にブロックB2、B4あるいはブロックB3、B5のどちらのブロックを優先的に処理するかが問題となる。

【0034】図8は、処理の順番をブロックB1、B2、B4、B3、B5、B6(以下順番Cとする)とした場合における、各ブロックの処理結果を保持するために最低限必要な記憶装置の容量を表したものである。同様に、図9は、処理の順番をブロックB1、B3、B5、B2、B4、B6(以下順番Dとする)とした場合における、各ブロックの処理結果を保持するために最低限必要な記憶装置の容量を表している。図8、図9ともに、当該ブロックが次のブロックへ処理する際に最低限保持しなくてはならないデータのための記憶装置の容量をそれぞれ明記している。

【0035】まず、図8について説明する。図8のプロックB1-B2間においてデータ"c"、"d"、"e"が、またブロックB2-B4間においてデータ"z1[0]"~"z1[15]"が新規に更新され、これらのデータを以降の処理で必要なデータとして保持

する必要がある。しかし、B4-B3間では、データ "d"が新規に更新されるが、プロックB1-B2間においてデータ"d"を保持する記憶装置は既に用意されているため、データ"d"を保持するための記憶装置は新たに必要でない。プロックB3-B5間で更新されるデータ"c"についても同様である。そして、プロックB5-B6間では、データ"z2[15]"が新たに更新され、それを保持する記憶装置が必要となる。

8

0 【0036】次に、図9について説明する。図9では、 ブロックB1-B3間において、データ"c"、

"d"、"e"が新規に更新され、これらのデータを以降の処理で必要なデータとして保持する必要がある。しかし、次のブロックB3-B5間では、データ"c"が更新されるが、ブロックB1-B3間でデータ"c"を保持する記憶装置は既に用意されているので、データ"c"を保持するための記憶装置は新たに必要ではない。次のブロックB5-B2間では、データ"z2

[0]"~"z2[15]"を保持するための記憶装置 20 が新たに必要で、さらにブロックB2-B4間では、データ"z1[0]"~"z1[15]"を保持するための記憶装置が必要となる。しかし、後の処理であるブロックB4-B6間では、データ"z1[0]"~"z1[15]"は必要ないためデータ"z1[0]"~"z1[15]"を保持する記憶装置は必要なくなる。

【0037】以上、図8および図9から、処理結果を一時的に保持する記憶装置の容量は、順番Cで処理を行ったほうが順番Dで処理を行うよりも小さいことがわかる。よって記憶装置のリソースの観点から、各プロックの処理を順番Cで行った方が良いことがわかる。以上より、スケジューリング工程110から得られる関数functionのスケジューリング情報109は、図10に示すものとなり、本実施の形態によれば、記憶装置のリソースが少なくなるように、プロックのスケジューリングを行なうことが可能になる。

【0038】なお、以上のスケジューリング方法は、1 つのプロセッサの場合に限らず複数のプロセッサで処理 する場合においても同様であることは言うまでも無い。

【0039】(第2の実施の形態)図11は、本発明の 第2の実施の形態によるアルゴリズム記述言語からのハードウェア/ソフトウェア協調設計方法の構成を模式的に示す図である。図11には、複数の同一のプロセッサが各々命令メモリを備え、このプロセッサが各パイプラインステージの処理を実行するマルチプロセッサのパイプライン処理において、本実施の形態によるハードウェア/ソフトウェア協調設計方法を示している。

【0040】図11において、ハードウェア/ソフトウェア協調設計方法は、特定のプロセッサにおける各命令の実行時間をデータベースとしてまとめた命令実行時間 50 のデータベース1101と、パイプライン処理の対象と なる処理1102と、細分化工程1103より細分化し たブロック化情報1104および命令実行時間のデータ ベース1101に基づいて、処理1102のシミュレー タ1105によるシミュレーションを行ない、プロック 間の接続情報1106、ブロック内で更新されるデータ 量を示すデータ情報1107、および各プロックごとの 処理に要する時間である処理実行時間1108を抽出す るブロック情報抽出工程1109と、接続情報110 6、データ情報1107、処理実行時間1108、およ び設計者の要求するパイプラインピッチ1110に基づ いてブロックレベルでのスケジューリングを行い、スケ ジューリング情報1111を算出するスケジューリング 工程1112とから構成される。

【0041】図12は、処理1102における接続情報 1106と処理実行時間1108の一例を表した図であ

【0042】図13は、スケジューリング工程1112 から得られるスケジューリング情報1111を示す図で

【0043】図14は、本実施形態においてスケジュー リング可能か否かの判断手順を示すフローチャートであ

【0044】次に、本実施の形態によるハードウェア/ ソフトウェア協調設計方法について、図11から図14 を用いて具体的に説明する。

【0045】図11において、命令実行時間のデータベ ース1101は、特定のプロセッサの命令、例えば加 算、積算などの単純な命令ごとに処理時間をデータベー スとしてまとめたものである。これをブロック化情報1 104とともにシミュレーションすることで、各ブロッ クにおける処理実行時間1108を命令実行時間のデー タベース1101を参照して算出することができる。こ こで、ブロック化情報1104、接続情報1106、デ ータ情報1107は第1の実施の形態で説明した手順と 同様な方法で抽出可能である。

【0046】図12は、プロック情報抽出工程1109 から得られる処理実行時間1108と接続情報1106 を表す。図12では、処理1102を細分化工程110 3より細分化し、1つ以上のブロックで構成される一連 の処理ことにa、b、c、…とし、さらにその一連の処 40 理においてブロック毎に a 1、 a 2、 b 1、 b 2、…と している。さらに、各ブロック(a1、a2、b1、b 2、…) の長さをそれぞれの処理実行時間1108の大 きさに対応させ、並列に実行可能な処理については各プ ロックを並列に表記している(例えば、e1、e2とf 1、f2は並列に処理可能である)。

【0047】次に、図12で示す処理実行時間1108 と接続情報1106をもつ処理1102に対するスケジ ューリングの方法について説明する。

ジューリング工程1112に入力する必要がある。ここ で、パイプラインピッチ1110は、パイプライン処理 の各ステージで行う処理実行時間を表しており、各ステ ージの処理実行時間を均一化し、ばらつきを無くすこと により、各ステージの処理に遊びの時間がなくなり、高 速なパイプライン処理の設計が可能となる。そこで設計 者は、要求する処理性能とパイプライン処理のステージ 数からパイプラインピッチ1110を算出し、それをス ケジューリング工程1112に入力する。なお、本実施 の形態におけるマルチプロセッサのパイプライン処理で は、パイプライン処理のステージ数は使用するプロセッ サの個数と等価である。

10

【0049】図12に示すデータ依存関係および処理実 行時間を有する処理から、プロックal、a2の次に処 理可能なブロックの候補として、ブロックb1~b4、 c1~c2、およびd1~d4があることがわかる。こ こで、ブロックa1、a2の処理実行時間の和がパイプ ラインピッチ1110よりも小さい場合、つまり同一の パイプラインピッチ1110内にプロックa1、a2の 20 他にさらにブロックの追加が可能である場合、ブロック b1~b4、c1~c2、およびd1~d4の中からい ずれかのブロックを選択し追加しなくてはならない。

【0050】本実施の形態によるスケジューリング工程 1112では、ブロックa1、a2の次にブロックb1 またはブロックc1あるいはブロックd1を挿入し、そ の時の処理実行時間の総和をそれぞれの場合において算 出する。そして、処理実行時間の総和がパイプラインピ ッチ1110よりも小さい場合には、さらに処理を挿入 する。例えば、ブロックal、a2、blの処理実行時 間の総和がパイプラインピッチ1110よりも小さい場 合には、ブロック b 1 に継続して処理されるブロック b 2を挿入し、その時の処理実行時間の総和を算出する。 そして算出した処理実行時間の総和がパイプラインピッ チ1110よりも大きければ、パイプラインピッチ11 10に挿入可能な処理はブロックa1、a2、b1であ ると確定し、逆に、パイプラインピッチ1110よりも 小さければさらにブロックを追加する。

【0051】以上の作業を繰り返すことにより、パイプ ラインステージにおける処理実行時間の総和がパイプラ インピッチ1110よりも大きくならない程度まで可能 な限り多くのブロックを挿入する。これを並列処理可能 なブロックごとに行い算出した処理実行時間の総和を比 較して、最もパイプラインピッチ1110に近い値をも つブロックの順番をスケジューリング情報1111とし て算出する。

【0052】図13のスケジューリング情報1111 は、ブロックal、a2の次にブロックdl、d2を挿 入した時の処理実行時間がパイプラインピッチ1110 に最も近い値になったため、プロックa1、a2、d

【0048】まず、パイプラインピッチ1110をスケ 50 1、d2をパイプライン処理の第1のステージに行う処

理として確定している。以降、第2のステージでは、第1のステージにおける処理の継続としてプロックd3、d4の処理を実行し、その後の処理については、プロックc1~c2とプロックb1~b4の中からパイプラインピッチ1110に最も過不足なく収まるものを選択し、スケジューリングを行っている。

【0053】なお、上記のスケジューリング方法において、当該プロックの次に実行する処理が一意に決定できない場合、例えばパイプラインステージの処理としてa1、a2、d1、d2を行なう場合とa1、a2、c1を行なう場合で処理実行時間の総和が等しい場合には、第1の実施の形態と同様に、処理結果を保持する記憶装置のリソースが少ない処理を、次に処理するプロックとして選択する。

【0054】なお、本実施の形態によるハードウェア/ソフトウェア協調設計方法では、パイプラインピッチ1110よりも処理実行時間が長いブロックがある場合には、本実施の形態のスケジューリングは実行できない。【0055】図14は、本実施の形態によるスケジューリングが可能か否かの判断を行うフローチャートを示す。各ブロックの処理実行時間Tsとパイプラインピッチ1110(Pp)を比較し、その比較の結果、パイプラインピッチ1110よりも処理時間を要するブロックが1つでもあった場合、本実施の形態のスケジューリングは実行できない。これを解決する方法について、第3の実施の形態として次に説明する。

【0056】(第3の実施の形態)図15は、本発明の 第3の実施の形態によるアルゴリズム記述言語からのハ ードウェア/ソフトウェア協調設計方法の構成を模式的 に示す図である。図15には、複数の同一のプロセッサ が各々命令メモリを備え、このプロセッサが各パイプラ インステージの処理を実行するマルチプロセッサのパイ プライン処理において、本実施の形態によるハードウェ ア/ソフトウェア協調設計方法を示している。 図 15 において、ハードウェア/ソフトウェア協調設計方法 は、特定のプロセッサにおける各命令の実行時間をデー タベースとしてまとめた命令実行時間のデータベース1 501と、パイプライン処理の対象となる処理1502 と、細分化工程1503より細分化したブロック化情報 1504および命令実行時間のデータベース1501に 基づいて、処理1502のシミュレータ1505による。 シミュレーションを行ない、プロック間の接続情報15 06、ブロック内で更新されるデータ量を示すデータ情 報1507、および各ブロックごとの処理に要する時間 である処理実行時間1508を抽出するプロック情報抽 出工程1509と、処理実行時間1508および設計者 の要求するパイプラインピッチ1510から、ハードウ ェア化が必要なブロックを抽出し、ハードウェア化情報 1511を抽出するハードウェア化工程1512と、接 続情報1506、データ情報1507、処理実行時間1

508、ハードウェア化情報1511、およびパイプラインピッチ1510から、プロックレベルでのスケジューリングを行い、スケジューリング情報1513を算出するスケジューリング工程1514とから構成される。 【0057】図16は、本実施形態のハードウェア化工程1512で行われる処理手順を示すフローチャートである。

12

【0058】次に、本実施の形態によるハードウェア/ソフトウェア協調設計方法について、図15および図1 10 6を用いて具体的に説明する。なお、本実施の形態によるハードウェア/ソフトウェア協調設計方法は、第2の実施の形態に、パイプラインピッチ1510および処理実行時間1508からハードウェア化が必要なブロックを抽出し、ハードウェア化を行うハードウェア化工程1512が追加されたものである。

【0059】図16に示すように、パイプラインピッチ 1510 (Pp) と処理実行時間1508 (Ts) を比較し、パイプラインピッチ1510よりも処理時間が長いブロックについては、パイプラインピッチ1510に 20 収まるように高位合成などによりハードウェア化を行う。図15のハードウェア化情報1511は、この時のハードウェア化されたブロックの情報を示す。このハードウェア化情報1511に基づき、スケジューリング工程1514では、ハードウェア化されたブロックを決立し、1つのパイプラインステージ内にハードウェア化されたブロックを割り当てる。それ以外のハードウェア化が必要ないブロックについては、第2の実施の形態に積のハードウェア/ソフトウェア協調設計を行う。

【0060】このように、本実施の形態によれば、最小限のハードウェア構成で要求する性能を満たすような処理のハードウェア/ソフトウェア協調設計が行える。ハードウェア構成を極力少なくすることにより、仕様変更などに対してもプロセッサで処理させるプログラムの変更などで柔軟に対応することができる。

[0061]

【発明の効果】以上説明したように、本発明によれば、細分化しプロック化した処理に対し、各プロックで更新されたデータ量を評価しながらスケジューリングを行うことで、記憶装置のリソースが少ないハードウェア/ソフトウェア協調設計が可能になる。

【0062】また、マルチプロセッサのパイプライン処理でシステムのスケジューリングを行う際に、細分化した各プロックの処理に要する実行時間を算出し、パイプラインピッチに過不足なくブロックをスケジューリングすることで、各パイプラインステージにおけるプロセッサの遊びの時間が少ないハードウェア/ソフトウェア協調設計が可能になる。

【0063】さらに、ハードウェア化が必要なブロックを抽出し、ハードウェア化を実現しながらスケジューリ 50 ングを行うことで、対象となるシステムに対して、最小

限のハードウェア構成で要求性能を満たすハードウェア /ソフトウェア協調設計が可能になる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態に係るアルゴリズム記述言語からのハードウェア/ソフトウェア協調設計方法の構成図

【図2】 図1のアルゴリズム記述言語で記述された処理101の一例を示す図

【図3】 図2のmain関数のブロック化情報103 を模式的に示す図

【図4】 図2のfunction関数のブロック化情報103を模式的に示す図

【図5】 図1の接続情報105を模式的に示す図

【図6】 図1のデータ情報106を模式的に示す図

【図7】 図1の接続情報105およびデータ情報10 6を模式的に示す図

【図8】 図1の処理101が実行順序Cの場合に必要な記憶装置の容量を示す図

【図9】 図1の処理101が実行順序Dの場合に必要な記憶装置の容量を示す図

【図10】 図1のスケジューリング情報108を模式的に示す図

【図11】 本発明の第2の実施の形態に係るアルゴリズム記述言語からのハードウェア/ソフトウェア協調設計方法の構成図

【図12】 図11の接続情報1106および処理実行

時間1108を模式的に示す図

【図13】 図11のスケジューリング情報1111を 模式的に示す図

14

【図14】 本発明の第2の実施の形態におけるスケジューリングが可能か否かの判断手順を示すフローチャート

【図15】 本発明の第3の実施の形態に係るアルゴリズム記述言語からのハードウェア/ソフトウェア協調設計方法の構成図

10 【図16】 図15のハードウェア化工程1514における処理手順を示すフローチャート

【符号の説明】

101、1102、1502 処理

102、1103、1503 細分化工程

103、1104、1504 プロック化情報

104、1105、1505 シミュレータ

105、1106、1506 接続情報

106、1107、1507 データ情報

107、1109、1509 プロック情報抽出工程

20 108、1111、1513 スケジューリング情報

109、1112、1514 スケジューリング工程

1101、1501 命令実行時間データベース


1108、1508 処理実行時間

1110、1510 パイプラインピッチ

1511 ハードウェア化情報

1512 ハードウェア化工程

[図1]




【図2】

```
T: msin()
                                                                1: function(a,b,x,y)
2: {
                                                                2: {
3:
               int I; a, b, x[16], y[18];
                                                                              int j. k. l. m. n. c. d. e. z1[16], z2[16];
                                                                3:
 4:
               int x=(2,7,3,6,9,10,1,5,6,6,13,17,9,4,7,8)
                                                                4:
                                                                              ⊶0;
5:
               int y={1,4,7,2,5,8,3,6,9,15,16,1,7,7,0,0}
                                                                5:
                                                                              6−0;
6:
               --0;
                                                                6:
                                                                              ⊷;
7:
               for (i=0;i<16;i++){
                                                               7:
                                                                              for (j=0;j<15;j++) (
8:
                             11(148){
                                                                                           z1[]]=x[]]*a;
                                                               8:
9:
                                           b-a+2;
                                                                8:
10:
                                                                10:
                                                                              for (k=0;k<16;k++) [
11:
                             eale [
                                                                11:
                                                                                            о=ону[k]%;
12:
                                                                12:
                                           b=a+1:
,13:
                                                                13:
                                                                              for(I=0;1<18;1++){
.14:
                             function(a, b, x, y);
                                                                14:
                                                                                            d=d+z1[1];
15:
                                                                15:
16: }
                                                               16:
                                                                              for (m=0;m<16;m++) ( ·
                                                               17:
                                                                                            22[m]-O+x[m];
                                                               18:-
                                                               19:
                                                                              for (n=0;n<16;n++) |
                                                               20:
                                                                                            ••+z2[n]/d;
                                                               21:
                                                               22: }
```

[図3]

```
1: main()
                 2: [
                 3:
                              int i, a, b, x[16], y[16];
                 4:
                              int x=\{2,7,3,6,9,10,1,5,6,6,13,17,9,4,7,8\}
Á1
                 5:
                              int y=\{1,4,7,2,5,8,3,6,9,15,16,1,7,7,0,0\}
                 6:
                              a=0;
                 7:
                              for (i=0;i<16;i++) (
A2
                 8:
                                          if(i<8){
АЗ
                 9:
                                                       b=a+2;
                 10:
                 11:
                                          else (
                 12:
                                                       b=a+1;
A4
                 13:
                 14:
                                          function(a, b, x, y);
8
                 15:
                 16: }
```


【図5】



【図4】


	1; funct	1; function(a,b,x,y)		
	2: {	·		
	3:	int j, k, i, m, n, c, d, e, z1[16], z2[16];		
B1	4:	œ0;		
	5:	d=0;		
	6: ·	= 0;		
B2	7:	for (j=0; j<16; j++) {		
	8:	z1[j]=x[j]=a;		
	. 9:	J		
B3	10:	for (lo=0; k<18; k++)		
	11:	o=o+y[k]*b;		
	12:	1		
В4	13:	tor(I=0; I<16; I++) (
	14:	d=d+z1[];		
	15:	1		
	18:	for (m=0;m<16;m++) {		
B5	17:	z2[n]=0+x[n];		
	18:	1		
B6	19:	for (n=0;n<16;n++) {		
	20:	e=0+x2[n]/d;		
	21:	}		
	22:	•		

【図14】




【図6】

function




【図7】

function









【図10】

function






【図12】



【図13】



【図15】

